[数字系统测试与可测性]曾芷德

【数字系统测试与可测性】曾芷德.pdf数字系统测试与可测性 曾芷德编著著者前言 为了促进国内对数字系统测试与可测性的深入研究,给教学提供一本教材,为科研 提供一本参考书,作者在总结从事测试与可测性研究十几年所取得成果与经验的基础 本书有将近一半的内容是作者个人或与他人合作所取得的研究成果及心得的结晶.在全书成书过程中,主要参考了K.Lala的“FaultTolerantandFaultTestableHard-wareDesign”,T.W.Williams的“VLSITesting”和R.G.Bennetts的“Designof 一是既要有相当的理论深度,又要有较高的应用价值。正常模拟结果(同时故障机拟用)故障指示(faultindication)时钟失控故障,即需要禁止时钟时禁止不了 时钟失灵故障,即需要时钟时时钟消失 故障敏化模式表(faultgensitivepatterntable)正常电路代价(goodcireuitcogt)集成电路(integratedcireuit)整数线性规划(integerlinearprograming)不敏化通路(insensitivepath)线性反馈移位寄存器(linearfeedbackshiftregister)故障级距,即一条引线逆信号方向到一个目标故障所经的最少的功能块个数 树头级距,即一条引线顺信
———— 文字由OCR识别(未校验)，可能存在错字；请以原始完整版为准。