[单片CMOS比较器电路的设计综合]

【单片CMOS比较器电路的设计综合】.pdf浙江大学硕士学位论文 单片CMOS比较器电路的设计综合 摘要 本文对单片CMOS比较器电路的自动设计进行了研究。文章首先对CMOS比 较器作了深刻的分析和分类,然后采用专家知识与优化相结合的方法,完成 了一个CMOS比较器电路发生器系统。系统接收用户提出的比较器外部性能参 数,先用专家知识由一产生式系统选择一种合适的电路拓扑,然后进行基于 电路分析设计模型的优化,在满足用户要求的前提下输出电路拓扑中各元件 尺寸,最后调用SPICE作电路模拟,以比较结果。浙江大学硕士学位论文 目 誉 第一章绪 第二章比较器综述 2比较器提要 2比较器性能参数 2COMS比较器分类 第三章系统介绍 第四章电路搜索 4从完善的拓扑库中选择决策树的修剪 4产生式系统介绍 4实现与运行实例 第五章分析设计模型模型方程的建立 5三个分析设计模型 第六章计算和模拟6优化计算35 6电路模拟.6参数提取 第七章系统实践 7系统实现 7设计实例 7讨论.浙江大学硕士学位论文 的拓扑结构进行分层分块,使用一个策划机制来精选从电路到单个器件的技 术性能要求.COPAS针对运放提出了分块,并用人工智能方法拼成完整的电路,并试 图把其分块推广到其它模拟功能块,但没有实际例子,其效果是有待论证的.拓扑定义的设计决策各不相同,所包含的专用工艺技术参数也不同,因此系 统庞大而复杂.OPASYN也是CMOS运放综合工具,它从一具体电路着手,在满足用户要求 的条件下,优化出各器件参数值,遗憾的是,此系统的算法速度不是很快,电路拓扑形式太少。
———— 文字由OCR识别(未校验)，可能存在错字；请以原始完整版为准。