【应用直接逻辑原理的高速并行乘法器的设计】.pdf

浙江大学硕士学位论文摘要高速运算是信息处理领域中的一个重要目标。当前运算单元的设计拘于传统的算术观念,存在着逻辑级数多,时间延迟长的问题。针对快速运算的改进方案则大都是在工艺结构上进行电路的优化,以减少进位延迟时间,或者是利用工艺技术的提高来设计高速运算电路.中国科学院学部委员罗沛霖教授提出的直接逻辑设计原理则是一种新的运算原理,采用直接判定逻辑,由输入数的逻辑组合直接计算结果。由于采用了无进位链电路,减少其进位传送延迟,运算的逻辑链路最短,所设计的运算单元的计算速度最快,可以获得高速计算的最佳性能。

悲江大学磁士学位论文目录简要 ABSTRACT 目录第一章概论 1本课题的背景 1-1 1-2 传统乘法器的设计 1-3 直接逻辑设计方法 1-4 研究方法与成果 .1-5 本论文的安排第二章直接与亚直接逻辑原理 2-1 引言 2-2 常规加法器 2-8 直接判定加法器 2-4 亚直接逻辑原理与亚直接判定加法器 2-5 常规乘法器 2-6 直接判定乘法器 2-7 预处理改进乘法器 2-8 MCC用于乘法的对数缩聚机制 2-9 小结第三章 8x8bit亚直接判定乘法器的方案论证 PZ 8-1 常规8x8bit乘法器设计方案 8-2 8x8bit亚直接判定乘法器 3-3 各种预处理方

浙江大学硕士学位论文第一章概论 1-1本课题的背景 1-2传统乘法器的设计 1-3直接逻辑设计原理 1-4研究方法与成果 1-5本论文的安排提要:本章简述了超大规模集成电路技术的发展与乘法器的常规设计方法,以及直接逻辑设计原理。并介绍了本课题的选题与研究情况.第一节本课题背景自1959年RobertNoyce和JackKe1by各自发明了平面集成电路,从而使全世界的技术和经济面貌发生了变化。三十年来,集成电路的制造工艺不断发展,芯片的集成度迅速提高,1961年以来,集成在单个芯片上的晶体管数目几乎每年增加一倍。