[基于16位dsp的硬件仿真器设计]

【基於16位dsp的硬件仿真器设计】.pdf5 6目录 1硬件仿真器概况 1USB协议 1USB系统描述 物理接口电源 1 总线协议 1 健壮性 1 系统设置 1 数据流种类 1 1FPGA/CPLD技术 1FPGA/CPLD概况 1FPGA/CPLD结构 1电路设计 1.摘要 DSP芯片自20世纪80年代诞生以来,取得了飞速发展。随着DSP芯片性价比和开发手 段的不断提高,DSP已经得到了广泛应用。尽管对于现在DSP的开发,已经可以借助于由联 合测试行动组(JTAG)开发的TEEE1149-1990边界扫描技术规范方使的进行在线调试,但 对于早期不含JTAG接口的16位DSP,山于其仍有广泛的应用场合,因此开发与这些DSP相 适应的硬件仿真器也是必不可少的。本文就是针对这种情况,为苏州旺宏公司不含JTAG接 本文前五章是针对硬件仿真器的设计而言,闸述了整个仿真器的设计思想和方法,从整 体到部分一一介绍。描述 时钟 信号地 器件输出数据 电源 JTAG状态机控制 发送到器件的数据 信号地 Hos(RoQ: Tier) JTAG信号名 TCK GND TDO VCC TMS NC NC NC TDI GND 表1JTAG接口信号 图1总线的拓扑结构 第一章综述 硬件仿真器(Emulator),即扩展开发系统(XDS),是一种低成本的开发板,在主板上 配置了一定数量的硬件资源,可以来进行DSP芯片评价、性能评估和有限的系统调试,是进 目前主要有两种类型的仿真器:一种是传统的电路仿真器,主要用于早期的DSP芯片的 仿真,这些芯片没有仿真信号线,不支持由联合测试行动组(JTAG)开发的1EEE
———— 文字由OCR识别(未校验)，可能存在错字；请以原始完整版为准。